

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2001年3月1日 (01.03.2001)

PCT


(10) 国際公開番号
WO 01/15367 A1

- (51) 国際特許分類⁷: H04J 13/04 (72) 発明者; および
(21) 国際出願番号: PCT/JP00/05689 (75) 発明者/出願人 (米国についてのみ): 東海林隆 (SHOJI, Takashi) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 日本電気株式会社内 Tokyo (JP).
(22) 国際出願日: 2000年8月24日 (24.08.2000) (74) 代理人: 池田憲保, 外 (IKEDA, Noriyasu et al.); 〒105-0003 東京都港区西新橋1丁目4番10号 第三森ビル Tokyo (JP).
(25) 国際出願の言語: 日本語 (81) 指定国 (国内): AU, BR, CA, CN, KR, NO, NZ, SG, US.
(26) 国際公開の言語: 日本語 (84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, DE, DK, ES, FI, FR, GB, IE, IT, NL, PT, SE).
(30) 優先権データ: 特願平11/236946 1999年8月24日 (24.08.1999) JP 添付公開書類:
(71) 出願人 (米国を除く全ての指定国について): 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒108-8001 東京都港区芝五丁目7番1号 Tokyo (JP). — 国際調査報告書

[続葉有]

(54) Title: TRANSMISSION CIRCUIT

(54) 発明の名称: 送信回路



11...SPREADING CODE GENERATING CIRCUIT
12...INFORMATION SEQUENCE
22...MULTIPLIER
32...FIRST TIMING ADJUSTING CIRCUIT
42...TRANSMISSION FILTER
52...SECOND TIMING ADJUSTING CIRCUIT
70...TRANSMISSION TIMING SETTING SECTION
80...CONTROL SECTION
A...TRANSMISSION SIGNAL
60...ADDER

12...SPREADING CODE GENERATING CIRCUIT
Sn...INFORMATION SEQUENCE
2n...MULTIPLIER
3n...FIRST TIMING ADJUSTING CIRCUIT
4n...TRANSMISSION FILTER
5n...SECOND TIMING ADJUSTING CIRCUIT
1n...SPREADING CODE GENERATING CIRCUIT
70...TRANSMISSION TIMING SETTING SECTION
80...CONTROL SECTION
A...TRANSMISSION SIGNAL
60...ADDER

(57) Abstract: A transmission circuit employed, for example, in a base station of CDMA mobile communication comprises a first delay circuit section imparting a delay to an input signal (spread signal) with a predetermined resolution, and a second delay circuit section imparting a delay to the output signal from the first delay circuit section with a resolution higher than the predetermined resolution. A control section calculates a first delay, i.e. a maximum value not exceeding a predetermined delay and imparted with a predetermined resolution, and feeds the first delay to the first delay circuit section. The control section also calculates a second delay that is the remainder of subtraction of the first delay from a predetermined delay and feeds the second delay to the second delay circuit section. The scale of circuit is reduced by thus regulating the transmission timing, and the transmission timing can be regulated among a plurality of base stations.

[続葉有]



2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

この送信回路は、例えば、CDMA移動通信の基地局で用いられる。送信回路は、入力信号（拡散信号）に所定の分解能で遅延を与える第1の遅延回路部が備えられており、第2の遅延回路部では第1の遅延回路部の出力信号に対して所定の分解能よりも高分解能で遅延を与える。制御部では、所定の遅延量を越えずかつ所定の分解能の遅延で与えることができる最大値である第1の遅延量を算出してこの第1の遅延量を第1の遅延回路部に指示するとともに、所定の遅延量から第1の遅延量を引いた値である第2の遅延量を算出して第2の遅延量を第2の遅延回路部に指示する。このようにして、送信タイミングを調整することによって、回路規模を小さくして複数の基地局間で送信タイミングを調整することができる。

明細書

送信回路

技術分野

本発明は、CDMA通信で用いられる送信回路に関し、特に、CDMA移動通信において、遅延によって送信タイミング調整を行うことのできる送信回路に関する。

背景技術

符号分割多重(CDMA)方式では、送信機において同一周波数帯で送信すべき情報系列をチャンネルごとに異なる拡散符号を用いて拡散して送信信号として送信し、受信機において、送信信号を受信信号として受けて受信信号を送信に用いたものと同一の拡散符号で逆拡散して、情報系列を取り出すようにしている。

最も基本的な直接拡散CDMA方式では、同一周波数帯で送信すべき情報系列はすべて異なる拡散符号によって拡散されており、通常、拡散符号には自己相関及び相互相関がともに良好な符号が用いられる。

CDMA方式が移動体通信に適用された際、移動機が複数の基地局のカバーエリアをまたいで移動すると、その移動機を収容する基地局を切り替えるハンドオーバーと呼ばれる処理が行われる。CDMA方式におけるハンドオーバーは、一般的に、移動機がハンドオーバー元の基地局とハンドオーバー先の基地局の両方からの送信信号を受信し、順次ハンドオーバー元の基地局からハンドオーバー先の基地局に受信割合を移していく手法がとられており、これによって、受信情報系列が途切れることのないハンドオーバーが行われている。

ところで、移動機は、各拡散符号は異なるが、周波数的及び時間的に重なり合った複数の送信信号の合成波を受信信号として受信しており、所定の拡散符号で逆拡散を行うことによって、自己宛ての情報系列を取り出している。従って、複数の逆拡散回路を有するようにすれば、受信回路は1つで複数の情報系列の受信が可能である。

この場合に、基地局毎に送信タイミングが異なっていると、移動機で両基地局か

らの送信信号のタイミング合わせを行う必要があり、この結果、蓄積する情報量が増大してしまう。つまり、情報を蓄積するためのメモリ等の規模が増大するので、小型化が必要な移動機には不都合である。このため、両基地局の送信タイミングは完全に一致していることが望ましい。

送信タイミングを一致させるため、一般に、基地局はGPSを利用して絶対時間上の特定タイミングで送信信号を送信するようにしており、各基地局の送信タイミングを完全に一致させるためには、各基地局の送信アンテナ端で絶対時間を規定する必要がある。

しかしながら、各基地局が全て同一の設置条件で設置できるわけではなく、基地局の送信装置からアンテナへのフィーダ配線長は各基地局によって異なることが多い。

拡散符号の周期の先頭を一致させるためには、拡散符号の先頭を任意のタイミングに調整可能にする必要がある。一般に、この種のタイミング調整には、FIFOメモリ等のメモリが用いられ、所定の遅延分だけ拡散符号をメモリに蓄積し、その後、メモリから拡散信号を出力するようにしている。つまり、拡散符号の1周期分の情報を所定の精度で調整するための分解能でサンプリングして蓄積するためのFIFOメモリ等の回路が必要となる。

ところが、分解能を上げて高い精度で調整可能にしようとする、基地局の回路規模が増大してしまい、コストアップとなってしまう。例えば、拡散符号の周期が64オクテットである場合に、分解能を4倍に上げようとする、必要なFIFOメモリ等の容量は64オクテットから256オクテットに増大してしまう。

本発明の目的は、回路規模を小さくして、送信タイミング調整を行うことのできるCDMA通信用の送信回路を提供することにある。

発明の開示

本発明によれば、入力信号に所定の遅延量を与えて送信する送信回路であって、前記入力信号に、所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段の出力信号に対して前記所定の分解能よりも高分解能で遅延を与える第2の遅延手段と、前記所定の遅延量を越えずかつ前記所定の分解能の遅延で与えること

ができる最大値である第1の遅延量を算出して該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とを有することを特徴とする送信回路が得られる。

さらに、本発明によれば、複数の基地局から送信タイミングを一致させて送信信号を送出するようにした移動体通信システムに用いられ、前記基地局の各々には、入力信号に所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段の出力信号に前記第1の遅延手段よりも高分解能で遅延を与える第2の遅延手段と、所定の遅延量を越えずかつ前記所定の分解能で与えることができる最大値である第1の遅延量を算出し該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とが備えられていることを特徴とする送信回路が得られる。

また、本発明によれば、複数の入力信号を合成して送信信号として送信する基地局を複数有し、前記基地局の各々から送信タイミングを一致させて前記送信信号を送出するようにした移動体通信システムに用いられ、前記入力信号の各々に所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段から出力される複数の出力信号を合成して合成信号を得る合成手段と、前記合成信号に高分解能の遅延を与えて前記送信信号を得る第2の遅延手段と、所定の遅延量を越えずかつ前記所定の分解能で遅延を与えることができる最大値である第1の遅延量を算出し該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とを有することを特徴とする送信回路が得られる。

例えば、第1及び第2の遅延手段をFIFOメモリで構成すると、従来の送信回路では、(調整範囲分のデータ量) × (第1の遅延手段に対する第2の遅延手段の分解能の倍率) のメモリが必要であったが、本発明による送信回路では、(調整範囲分のデータ量) + (第1の遅延手段に対する第2の遅延手段の分解能の倍率) のメモリで足りることになる。つまり、少ない回路規模で分解能の高い遅延を与える

ことが可能な送信回路を実現できることになる。

さらに、第2の遅延手段の分解能を、送信フィルタの出力信号のサンプリング周期に等しい値とすれば、アップサンプリングを行う機能を送信機には必須である送信フィルタで実現できるので、別途アップサンプリングを行う必要がない。

図面の簡単な説明

図1は、本発明によるCDMA通信用の送信回路の一例を示すブロック図である。

図2は、図1に示す送信回路におけるタイミング調整を説明するためのタイミングチャートである。

図3は、本発明によるCDMA通信用の送信回路の他の例を示すブロック図である。

発明を実施するための最良の形態

以下、本発明について図面を参照して説明する。

図1を参照して、情報系列 S_1 乃至 S_n (n は2以上の整数)は送信すべき情報系列である。拡散符号生成回路11乃至1 n は、それぞれ情報系列 S_1 乃至 S_n の拡散に用いられる拡散符号を生成する。乗算器21乃至2 n は、それぞれ情報系列 S_1 乃至 S_n に拡散符号生成回路11乃至1 n から供給される拡散符号を乗じ、情報系列 S_1 乃至 S_n を拡散して、第1乃至第 n の拡散信号を出力する。

第1のタイミング調整回路31乃至3 n は、制御回路80によって制御され、乗算器21乃至2 n の出力信号(第1乃至第 n の拡散信号)に対してそれぞれ拡散符号のサブリング周期の i 倍(以下、 i を第1の遅延段数と呼ぶ。 i は1以上の整数である)の遅延を与えて送信タイミングを調整する。例えば、第1のタイミング調整回路31乃至3 n はそれぞれFIFOメモリにより構成され、同時にアクセスする書き込みアドレスと読み出しアドレスに i 番地の差分を与えることによって、入力信号(つまり、第1乃至第 n の拡散信号)を遅延すべき時間だけ保持し、その後に出力する。

送信フィルタ41乃至4 n は、それぞれ第1のタイミング調整回路31乃至3 n の出力信号(以下それぞれ第1乃至第 n のファーストタイミング出力信号という)

の周波数成分を制限して、送信波形を成形する送信フィルタであり、拡散符号のサンプリング周期よりも短い周期（以下、オーバサンプリング周期と呼ぶ）の信号を出力するオーバサンプリングフィルタである。

第2のタイミング調整回路51乃至5nは制御回路80により制御され、送信フィルタ41乃至4nの出力信号（以下それぞれ第1乃至第nのフィルタ出力信号という）に対して、それぞれオーバサンプリング周期のj倍（以下、jを第2の遅延段数と呼ぶ。jは1以上の整数である）の遅延を与えて送信タイミングを調整する。

例えば、第2のタイミング調整回路51乃至5nは、それぞれFIFOメモリにより構成され、同時にアクセスする書き込みアドレスと読み出しアドレスにj番地の差分を与えることで、入力信号を遅延すべき時間だけ保持し、その後に出る。

合成器60は、例えば、加算器であり、第2の送信タイミング調整回路51乃至5nの出力信号（以下それぞれ第1乃至第nのセカンドファーストタイミング出力信号という）を合成して送信信号を生成する。

送信タイミング設定部70は、その基地局における所望の遅延量を制御部80に指示する。制御部80は、送信タイミング設定部70から指示された遅延量に基づいて、第1の遅延段数と第2の遅延段数とを算出し、第1のタイミング調整回路31乃至3nに第1の遅延段数を指示し、第2のタイミング調整回路51乃至5nに第2の遅延段数を指示する。

前述のように、送信タイミング設定部70から所定の遅延量が指示されると、制御部80は指示された遅延量から第1の遅延段数と第2の遅延段数を算出し、第1のタイミング調整回路31乃至3nに第1の遅延段数を指示し、第2のタイミング調整回路51乃至5nに第2の遅延段数を指示する。

一方、情報系列S1乃至Snは、乗算器21乃至2nにおいて、拡散符号生成回路11乃至1nで生成された拡散符号と乗算されて、拡散され、第1乃至第nの拡散信号となる。そして、第1乃至第nの拡散信号は第1のタイミング調整回路31乃至3nに与えられる。

第1のタイミング調整回路31乃至3nは、それぞれFIFOメモリを同時にアクセスする書き込みアドレスと読み出しアドレスに制御部80から指示された第1の遅延段数だけの差分を与え、第1乃至第nの拡散信号を遅延させ、第1乃至第

nのファーストタイミング出力信号を出力する。そして、第1乃至第nのファーストタイミング出力信号は、それぞれ送信フィルタ41乃至4nに入力される。送信フィルタ41乃至4nはそれぞれ第1乃至第nのファーストタイミング出力信号の周波数制限を行うとともに、サンプリング周期の間を補間しアップサンプリングを行い、オーバサンプリング周期で、第1乃至第nのフィルタ出力信号を第2のタイミング調整回路51乃至5nに出力する。

第2のタイミング調整回路51乃至5nは、それぞれFIFOメモリを同時にアクセスする書き込みアドレスと読み出しアドレスに制御部80から指示された第2の遅延段数だけの差分を与えて、第1乃至第nのフィルタ出力信号を遅延させて、第1乃至第nのセカンドファーストタイミング出力信号を出力する。第1乃至第nのセカンドファーストタイミング出力信号は、加算器60によって合成され、送信信号とされる。

ここで、図2も参照して、第2のタイミング調整回路51乃至5nの分解能は、例えば、第1のタイミング調整回路31乃至3nの分解能の4倍である。つまり、送信フィルタ41乃至4nは4倍のアップサンプリングを行う場合を示している。また、拡散符号の周期は64オクテットとする。所定の遅延量は、例えば、第2のタイミング調整回路51乃至5nの分解能に換算して6段分である。

前述のように、送信タイミング設定部70から所定の遅延量を指示された制御部80は、第1のタイミング調整回路31乃至3nに第1の遅延段数 $i = 1$ を指示し、第2のタイミング調整回路51乃至5nに第2の遅延段数 $j = 2$ を指示する。

乗算器21乃至2nからそれぞれ出力された第1乃至第nの拡散信号は、まず、第1のタイミング調整回路31乃至3nで1段の遅延が行われ、続いて、送信フィルタ41乃至4nでアップサンプリングされ、さらに、第2のタイミング調整回路51乃至5nで2段の遅延が行われることになる。

前述のように、分解能の異なる2種類のタイミング調整回路でタイミング調整を行っているから、必要とするFIFOメモリの容量が少なく済み、分解能の高いタイミング調整を行うことができる。

拡散符号の周期が64オクテットである場合には、4倍の分解能でタイミング調整が可能な構成とするために、従来は、256 (64×4) オクテットのメモリ容

量が必要であったが、上述の例では、68 (64 + 4) オクテットのメモリ容量で済む。つまり、高分解能のタイミング調整を行っても、回路規模の増大が抑制されて低コストで送信回路を実現することができることになる。

なお、上述の送信回路は、例えば、CDMA移動体通信システムの基地局に用いられる。この場合、高い分解能でタイミング調整可能な基地局を低コストで構成でき、しかも基地局の設置条件が異なっても、基地局相互間で精度よく送信タイミングを一致させることができる。その結果、基地局の設置条件の自由度が増す。つまり、地局のコストを増大させることなく全ての基地局の送信タイミングをアンテナ端で調整することができることになる。その結果、移動機においてタイミング調整が不要となり、CDMA移動体通信システムのコストを低減することができる。

図3を参照して、本発明による送信回路の他の例について説明する。

図示の送信回路は、図1に示す送信回路の第2のタイミング調整回路51乃至5nの代わりに、オーバーサンプリング周期のk倍（以下、kを第3の遅延段数と呼ぶ。kは1以上の整数である）で遅延を行うタイミング調整回路（以下、第3のタイミング調整回路と呼ぶ）を備えており、この第3のタイミング調整回路90は、加算器61の後段に配置されている。なお、その他の構成は、図1に示す例と同様であるので、その説明を省略する。

図3に示す送信回路において、制御部80は送信タイミング設定部70から指示された遅延量から第1の遅延段数と第3の遅延段数を算出することになる。そして、制御部80は、第1のタイミング調整回路31乃至3nに第1の遅延段数を指示し、第3のタイミング調整回路90に第3の遅延段数を指示する。

図1に関連して説明したように、第1乃至第nのフィルタ出力信号は、加算器61によって合成される（図3では加算器61の出力信号を合成信号という）。そして、この合成信号は、第3のタイミング調整回路90に入力される。第3のタイミング調整回路90は、FIFOメモリを同時にアクセスする書き込みアドレスと読み出しアドレスに制御部80から指示された第3の遅延段数だけの差分を与え、合成信号を遅延させて、送信信号として出力する。

上述のように、図3に示す例では、第3のタイミング調整回路によって、合成信号をオーバーサンプリング周期のk倍で遅延させているので、必要とするFIFOメ

モリの容量をさらに少なくして、つまり、回路規模の増大を抑えしかもコストを少なくして、分解能の高いタイミング調整を行うことができる。

なお、図1及び図3に示す例では、第1のタイミング調整回路、第2のタイミング調整回路、第3のタイミング調整回路90がメモリで構成された例について説明したが、第1のタイミング調整回路、第2のタイミング調整回路、第3のタイミング調整回路90はシフトレジスタで構成するようにしてもよい。

産業上の利用可能性

上述のように、本発明では、回路規模を小さくして、高い分解能の遅延を与えることが可能となり、例えば、CDMA移動通信において、低コストで高分解能の送信タイミング調整が可能となる。

請求の範囲

1. 入力信号に所定の遅延量を与えて送信する送信回路であって、前記入力信号に、所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段の出力信号に対して前記所定の分解能よりも高分解能で遅延を与える第2の遅延手段と、前記所定の遅延量を越えずかつ前記所定の分解能の遅延で与えることができる最大値である第1の遅延量を算出して該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とを有することを特徴とする送信回路。

2. 前記入力信号は情報系列を拡散符号に基づいて拡散した拡散信号であることを特徴とする請求項1に記載の送信回路。

3. 前記第1の遅延手段と前記第2の遅延手段の間にはオーバーサンプリングフィルタで構成された送信フィルタが備えられ、前記第2の遅延手段の分解能は、前記送信フィルタの出力信号のサンプリング周期に等しいことを特徴とする請求項1又は2に記載の送信回路。

4. 前記所定の遅延量を送信タイミングとして前記制御手段に通知する送信タイミング設定手段を有することを特徴とする請求項1乃至3のいずれかに記載の送信回路。

5. 複数の基地局から送信タイミングを一致させて送信信号を送出するようにした移動体通信システムに用いられ、前記基地局の各々には、入力信号に所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段の出力信号に前記第1の遅延手段よりも高分解能で遅延を与える第2の遅延手段と、所定の遅延量を越えずかつ前記所定の分解能で与えることができる最大値である第1の遅延量を算出し該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とが備えられていることを特徴とする送信回路。

6. 前記所定の遅延量を送信タイミングとして前記制御手段に通知する送信タイミング設定手段を有することを特徴とする請求項5に記載の送信回路。

7. 前記第1の遅延手段と前記第2の遅延手段の間にはオーバーサンプリングフィルタで構成された送信フィルタが備えられ、前記第2の遅延手段の分解能は、前記送信フィルタの出力信号のサンプリング周期に等しいことを特徴とする請求項5又は6に記載のCDMA通信に用いられる送信回路。

8. 前記入力信号は情報系列を拡散符号に基づいて拡散した拡散信号であることを特徴とする請求項5乃至7のいずれかに記載の送信回路。

9. 複数の入力信号を合成して送信信号として送信する基地局を複数有し、前記基地局の各々から送信タイミングを一致させて前記送信信号を送出するようにした移動体通信システムに用いられ、前記入力信号の各々に所定の分解能で遅延を与える第1の遅延手段と、前記第1の遅延手段から出力される複数の出力信号を合成して合成信号を得る合成手段と、前記合成信号に高分解能の遅延を与えて前記送信信号を得る第2の遅延手段と、所定の遅延量を越えずかつ前記所定の分解能で遅延を与えることができる最大値である第1の遅延量を算出し該第1の遅延量を前記第1の遅延手段に指示するとともに前記所定の遅延量から前記第1の遅延量を引いた値である第2の遅延量を算出して該第2の遅延量を前記第2の遅延手段に指示する制御手段とを有することを特徴とする送信回路。

10. 前記所定の遅延量を送信タイミングとして前記制御手段に通知する送信タイミング設定手段を有することを特徴とする請求項9に記載の送信回路。

11. 前記第1の遅延手段と前記合成手段の間にはオーバーサンプリングフィルタで構成された送信フィルタが備えられ、前記第2の遅延手段の分解能は、前記送信フィルタの出力信号のサンプリング周期に等しいことを特徴とする請求項9又は10に記載の送信回路。

12. 前記入力信号の各々は情報系列を拡散符号に基づいて拡散した拡散信号であることを特徴とする請求項9乃至11のいずれかに記載の送信回路。




図1

THIS PAGE BLANK (USPTO)




図2

THIS PAGE BLANK (USPTO)




図 3

THIS PAGE BLANK (USPTO)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/05689

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H04J13/04

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H04J13/00-13/06, H03K5/13-5/145

H04B7/24-7/26, H04Q7/00-7/38

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2000

Kokai Jitsuyo Shinan Koho 1971-2000 Jitsuyo Shinan Toroku Koho 1996-2000

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

JOIS

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP, 4-196813, A (Asia Electron Inc.), 16 July, 1992 (16.07.92),	1
Y	Full text; all drawings (Family: none)	2-12
X	JP, 10-261942, A (Advantest Corporation), 29 September, 1998 (29.09.98),	1
Y	page 2, left column, line 31 to page 3, left column, line 7; Figs. 3 to 6 & US, 6037818, A	2-12
Y	JP, 11-145917, A (Matsushita Electric Ind. Co., Ltd.), 28 May, 1999 (28.05.99), page 2, right column, lines 25 to 43; page 3, right column, line 35 to page 5, left column, line 36; Figs. 1 to 2 (Family: none)	1-12
Y	JP, 10-271059, A (Kokusai Electric Co., Ltd.), 09 October, 1998 (09.10.98), page 3, right column, line 22 to page 4, left column, line 29; page 4, right column, line 38 to page 5, left column, line 30; Figs. 1 to 2, 6 to 7 (Family: none)	1-12



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
22 November, 2000 (22.11.00)Date of mailing of the international search report
05 December, 2000 (05.12.00)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/05689

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 10-117165, A (Fujitsu Limited), 06 May, 1998 (06.05.98), page 5, right column, line 38 to page 7, left column, line 47; Figs. 1 to 3 (Family: none)	1-12

国際調査報告

国際出願番号 PCT/JPO0/05689

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁷ H04J13/04

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁷ H04J13/00-13/06, H03K5/13-5/145
H04B7/24-7/26, H04Q7/00-7/38

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996
 日本国公開実用新案公報 1971-2000
 日本国登録実用新案公報 1994-2000
 日本国実用新案登録公報 1996-2000

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

JOIS

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	JP, 4-196813, A (アジアエレクトロニクス株式会社) 16. 7月. 1992 (16. 07. 92) 全文、全図	1
Y	(ファミリーなし)	2-12
X	JP, 10-261942, A (株式会社アドバンテスト) 29. 9月. 1998 (29. 09. 98) 第2頁左欄第31行~第3頁左欄第7行、 第3~6図	1
Y	& US, 6037818, A	2-12

☒ C欄の続きにも文献が列举されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」 同一パテントファミリー文献

国際調査を完了した日

22. 11. 00

国際調査報告の発送日

05. 12. 00

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)
 郵便番号 100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
 伏本正典

5K

9372

電話番号 03-3581-1101 内線 3556

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 11-145917, A (松下電器産業株式会社) 28. 5月. 1999 (28. 05. 99) 第2頁右欄第25～43行、第3頁右欄第35行～第5頁左欄第36行、第1～2図 (ファミリーなし)	1-12
Y	JP, 10-271059, A (国際電気株式会社) 9. 10月. 1998 (09. 10. 98) 第3頁右欄第22行～第4頁左欄第29行、第4頁右欄第38行～第5頁左欄第30行、第1～2図、第6～7図 (ファミリーなし)	1-12
Y	JP, 10-117165, A (富士通株式会社) 6. 5月. 1998 (06. 05. 98) 第5頁右欄第38行～第7頁左欄第47行、第1～3図 (ファミリーなし)	1-12